

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 4月22日

出 願 番 号 Application Number:

特願2003-116596

[ST. 10/C]:

[JP2003-116596]

出 願 Applicant(s): 人

ソニー株式会社

2004年 1月28日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

0390026104

【提出日】

平成15年 4月22日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 9/00

【発明者】

【住所又は居所】

神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・

エルエスアイ・デザイン株式会社内

【氏名】

吉澤 宏

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

米田 正人

【特許出願人】

【識別番号】

000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】

100082131

【弁理士】

【氏名又は名称】

稲本 義雄

【電話番号】

03-3369-6479

【手数料の表示】

【予納台帳番号】

032089

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9708842

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 検索装置および方法、記録媒体、並びにプログラム

【特許請求の範囲】

【請求項1】 N個の他の検索装置と接続されて、検索システムを構成する 検索装置において、

自分自身が有する記憶部から、検索データに対応する記憶部を検索する検索手 段と、

前記他の検索装置に対する初期信号の出力を制御する第1の出力制御手段と、 前記検索手段により前記検索データに対応する記憶部が検索されたか否かを表 す検索結果信号の前記他の検索装置に対する出力を制御する第2の出力制御手段 と、

前記他の検索装置に接続され、前記他の検索装置からの前記検索結果信号または初期信号を入力するN個の第1の入力手段と、

基準信号を入力する第2の入力手段と、

前記初期信号と前記基準信号が、所定の優先順位に応じて配置された優先順位 信号を取得する取得手段と、

前記優先順位信号に基づいて、前記基準信号に対応する優先順位より高い優先順位の前記初期信号を入力した前記第1の入力手段を検出する検出手段と、

前記検出手段により検出された前記第1の入力手段により入力された前記検索 結果信号の内容に応じて、前記検索手段により検索された前記記憶部から、所定 の記憶部を検出し、前記検索システム全体の検索結果として出力する出力手段と

前記第1の入力手段により入力された前記検索結果信号に基づいて、前記他の 検索装置のすべてにおいて前記検索データに対応する記憶部が検索されなかった ことを判定し、前記他の検索装置のすべてにおいて前記検索データに対応する記 憶部が検索されなかったとき、所定の処理を実行する実行手段と

を備えることを特徴とする検索装置。

【請求項2】 自分自身が有する記憶部から、検索データに対応する記憶部 を検索する検索手段と、 前記他の検索装置に対する初期信号の出力を制御する第1の出力制御手段と、

前記検索手段により前記検索データに対応する記憶部が検索されたか否かを表す検索結果信号の前記他の検索装置に対する出力を制御する第2の出力制御手段と、

前記他の検索装置に接続され、前記他の検索装置からの前記検索結果信号または初期信号を入力するN個の第1の入力手段と、

基準信号を入力する第2の入力手段と

を備え、N個の他の検索装置と接続されて、検索システムを構成する検索装置 の検索方法において、

前記初期信号と前記基準信号が、所定の優先順位に応じて配置された優先順位 信号を取得する取得ステップと、

前記優先順位信号に基づいて、前記基準信号に対応する優先順位より高い優先順位の前記初期信号を入力した前記第1の入力手段を検出する検出ステップと、

前記検出ステップの処理で検出された前記第1の入力手段により入力された前記検索結果信号の内容に応じて、前記検索ステップの処理で検索された前記記憶部から、所定の記憶部を検出し、前記検索システム全体の検索結果として出力する出力ステップと、

前記第1の入力手段により入力された前記検索結果信号に基づいて、前記他の 検索装置のすべてにおいて前記検索データに対応する記憶部が検索されなかった ことを判定し、前記他の検索装置のすべてにおいて前記検索データに対応する記 憶部が検索されなかったとき、所定の処理を実行する実行ステップと

を含むことを特徴とする検索方法。

【請求項3】 自分自身が有する記憶部から、検索データに対応する記憶部を検索する検索手段と、

前記他の検索装置に対する初期信号の出力を制御する第1の出力制御手段と、 前記検索手段により前記検索データに対応する記憶部が検索されたか否かを表 す検索結果信号の前記他の検索装置に対する出力を制御する第2の出力制御手段 と、

前記他の検索装置に接続され、前記他の検索装置からの前記検索結果信号また

3

は初期信号を入力するN個の第1の入力手段と、

基準信号を入力する第2の入力手段と

を備え、N個の他の検索装置と接続されて、検索システムを構成する検索装置のプログラムであって、

前記初期信号と前記基準信号が、所定の優先順位に応じて配置された優先順位 信号を取得する取得ステップと、

前記優先順位信号に基づいて、前記基準信号に対応する優先順位より高い優先順位の前記初期信号を入力した前記第1の入力手段を検出する検出ステップと、

前記検出ステップの処理で検出された前記第1の入力手段により入力された前記検索結果信号の内容に応じて、前記検索ステップの処理で検索された前記記憶部から、所定の記憶部を検出し、前記検索システム全体の検索結果として出力する出力ステップと、

前記第1の入力手段により入力された前記検索結果信号に基づいて、前記他の 検索装置のすべてにおいて前記検索データに対応する記憶部が検索されなかった ことを判定し、前記他の検索装置のすべてにおいて前記検索データに対応する記 憶部が検索されなかったとき、所定の処理を実行する実行ステップと

を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。

【請求項4】 自分自身が有する記憶部から、検索データに対応する記憶部を検索する検索手段と、

前記他の検索装置に対する初期信号の出力を制御する第1の出力制御手段と、 前記検索手段により前記検索データに対応する記憶部が検索されたか否かを表 す検索結果信号の前記他の検索装置に対する出力を制御する第2の出力制御手段 と、

前記他の検索装置に接続され、前記他の検索装置からの前記検索結果信号または初期信号を入力するN個の第1の入力手段と、

基準信号を入力する第2の入力手段と

を備え、N個の他の検索装置と接続されて、検索システムを構成する検索装置のプログラムであって、

前記初期信号と前記基準信号が、所定の優先順位に応じて配置された優先順位 信号を取得する取得ステップと、

前記優先順位信号に基づいて、前記基準信号に対応する優先順位より高い優先順位の前記初期信号を入力した前記第1の入力手段を検出する検出ステップと、

前記検出ステップの処理で検出された前記第1の入力手段により入力された前記検索結果信号の内容に応じて、前記検索ステップの処理で検索された前記記憶部から、所定の記憶部を検出し、前記検索システム全体の検索結果として出力する出力ステップと、

前記第1の入力手段により入力された前記検索結果信号に基づいて、前記他の 検索装置のすべてにおいて前記検索データに対応する記憶部が検索されなかった ことを判定し、前記他の検索装置のすべてにおいて前記検索データに対応する記 憶部が検索されなかったとき、所定の処理を実行する実行ステップと

を含む処理をコンピュータに実行させることを特徴とするプログラム。

【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、検索装置および方法、記録媒体、並びにプログラムに関し、複数の連想メモリを適切に利用することができるようにした検索装置および方法、記録 媒体、並びにプログラムに関する。

[0002]

【従来の技術】

図1は、連想メモリ(Associative Memory, 内容アドレス 式メモリ; Content Addressable Memory (CAM)) 1の構成例を示している。

[0003]

入力制御部11は、外部から入力された、例えば、検索のためのデータ(検索 データ)をラッチして、マスクレジスタ12に供給する。

[0004]

マスクレジスタ12は、入力制御部11から入力されたマスクデータ選択信号

により、検索に関与させないデータ部分にマスクをかけるために、自分自身が記憶するマスクデータをCAMブロック13に供給する。

[0005]

CAMブロック13には、図2に示すように、mビットの複数のワードメモリ21-1,21-2,・・・(以下、個々に区別する必要がない場合、ワードメモリ21と称する。他の場合も同様である)が設けられている。このワードメモリ21には、例えば、検索されるデータ(格納データ)、およびその格納データを検索の対象とするまたは対象としない旨を表す論理値(以下、エンプティビットと称する)を格納することができる(エントリすることができる)。

[0006]

なお、格納データを検索の対象としない旨を表すエンプティビットが設定されると、ワードメモリ21は、CAM1に新たなデータを格納する際、格納可能なワードメモリ21として取り扱われるので、そのエンプティビットを設定することは、格納データを削除する(ワードメモリ21を空き状態にする)ことを意味する。

[0007]

またこの例の場合、格納データを検索の対象とする(ワードメモリ21は空き 状態ではない)旨を表すエンプティビットは、論理値0であり、格納データを検 索の対象としない(ワードメモリ21は空き状態である)旨を表すエンプティビ ットは、論理値1である。

[0008]

図1に戻り、CAMブロック13と出力制御部16の間には、CAMブロック13のワードメモリ21のそれぞれに対応する複数の信号線14(図中、簡単のために1本の線で示されている)が設けられている。制御部17より、空き状態のワードメモリ21の検索(以下、エンプティアドレス検索と称する)の指令を受けると、CAMブロック13は、エンプティビットが「ワードメモリ21は空き状態ではない」旨を示す論理値0のワードメモリ21の信号線14から、その旨を示す論理値(論理値1)を、出力制御部16に出力する。また、CAMブロック13は、エンプティビットが「ワードメモリ21は空き状態である」旨を示

す論理値1のワードメモリ21の信号線14から、その旨を示す論理値(論理値0)を、出力制御部16に出力する。

[0009]

CAMブロック13と出力制御部16の間には、ワードメモリ21のそれぞれに対応する複数の信号線15(図中、簡単のために1本の線で示されている)がさらに設けられている。

$[0\ 0\ 1\ 0]$

制御部17より、検索データに基づくワードメモリ21の検索(以下、ヒットアドレス検索と称する)の指令を受けると、CAMブロック13は、エンプティビットが「ワードメモリ21は空き状態ではない」旨を示す論理値0であって、検索データの、マスクレジスタ12によりマスクがかけられていない部分と一致するビットパターンを有する格納データが格納されているワードメモリ21の信号線15から、ヒットした旨を表す論理値(例えば、論理値0)を、出力制御部16に出力する。またCAMブロック13は、エンプティビットが「ワードメモリ21は空き状態ではない」旨を示す論理値0であるが、検索データの、マスクレジスタ12によりマスクがかけられていない部分と一致するビットパターンを有する格納データが格納されていないワードメモリ21またはエンプティビットが「ワードメモリ21は空き状態である」旨を示す論理値1のワードメモリ21の信号線15から、ヒットしない(ミスヒットした)旨を表す論理値(例えば、論理値1)を、出力制御部16に出力する。

$[0\ 0\ 1\ 1]$

CAMブロック13は、ヒットアドレス検索の際、その検索の結果(ヒットしたまたはミスヒットした旨)を、制御部17に適宜通知する。

[0012]

出力制御部16は、制御部17から、エンプティアドレス検索の指令を受けると、「ワードメモリ21は空き状態である」旨を示す論理値を出力してきた信号線14に対応するワードメモリ21のアドレスの中から、優先度の最も高い(例えば、最も小さい)アドレスを検出し、アドレスHEA(Highest Empty Address)として出力する。

[0013]

出力制御部16はまた、制御部17から、ヒットアドレス検索の指令を受けると、ヒットした旨を表す論理値を出力してきた信号線15に対応するワードメモリ21のアドレスの中から、優先度の最も高い(この例の場合、最も小さい)アドレスを検出し、アドレスHHA(Highest Hit Addres)として出力する。

$[0\ 0\ 1\ 4]$

制御部17は、外部からの制御信号に従って各部を制御する。例えば、制御部 17は、CAMブロック13および出力制御部16を制御して、エンプティアド レス検索、または入力制御部11により入力された検索データに基づくヒットア ドレス検索を行わせる。制御部17は、CAMブロック13から入力されたヒッ トアドレス検索の結果を、適宜外部に出力する。

[0015]

制御部17は、CAMブロック13を制御して、エンプティアドレス検索またはヒットアドレス検索により得られたアドレスHEAまたはアドレスHHAのワードメモリ21に、入力制御部11により入力されたデータを格納させることができる。このとき制御部17は、マスクレジスタ12のマスクデータを利用して、ワードメモリ21の所定部分に入力データを格納することができる(すなわちワードメモリ21の所定部分を変更することができる)。

$[0\ 0\ 1\ 6]$

なお制御部17は、通常のRAMのように、CAMブロック13および出力制御部16を制御して、入力制御部11により入力されたアドレスに対応するワードメモリ21から、格納データを読み出させたり、入力制御部11によりさらに入力されたデータを、そのアドレスのワードメモリ21に書き込ませることもできる。

$[0\ 0\ 1\ 7]$

図3は、上述したCAM1を利用したネットワークフレーム中継器31の構成例を示している(特許文献参照)。この中継器31には、2個のネットワーク3 2-1、32-2が接続されている。ネットワーク32-1には、3個の端末3 3-11乃至33-13が接続され、ネットワーク32-2には、3個の端末33-21乃至33-23が接続されている。中継器31は、端末33間のネットワークフレームの送受信を中継する、いわゆるハブである。

[0018]

中継器31のCPU41は、パケットメモリ42、CAM1、RAM43、およびポートコントローラ45-1, 45-2と、バス46を介して接続され、各部を制御する。

[0019]

パケットメモリ42は、送信されてきたネットワークフレームのパケットを一 時的に蓄積する。

[0020]

CAM1 (CAMブロック13) のワードメモリ21には、この場合、図4に示すように、端末33-11乃至33-13および端末33-21乃至33-2 3のネットワーク上のアドレスとタイムスタンプが格納されている。

[0021]

中継器31は、図5に示すように、p個のタイムスロットの番号を所定時間間隔で順に切り換えることで時間を管理するが、タイムスタンプとは、そのタイムスロットの番号1, 2, …, pである。なお、このタイムスタンプの利用方法については後述する。

$[0\ 0\ 2\ 2\]$

図3に戻り、RAM43には、各端末33がどのポート47を経由した先に接続されているかを示すポート番号が格納されている。なお、RAM43には、その詳細な説明は省略するが、VLAN(VirtualLAN;仮想LAN)に関するデータや、中継器31のハードウェアが参照するデータなどが格納されている。

[0023]

CAM1の各ワードメモリ21のアドレスとRAM43の各メモリ領域のアドレスは信号線44で互いに対応づけられている。

[0024]

CAM1は、検索機能が付加されたものであるため、通常のRAMと比べビット単価が高く、メモリ容量が比較的小さいので、この例のように、CAM1とRAM43を併用することができる。

[0025]

2個のポートコントローラ45-1,45-2は、ポート47-1,47-2 を介してネットワーク32-1,32-2に接続されており、CPU41から供給されたデータを、ネットワーク32を介して所定の端末33に送信したり、端末33から送信されてきたデータを受信して、CPU41に供給する。

[0026]

次に、図6のフローチャートを参照して、中継器31の動作を説明する。

[0027]

ステップS1において、CPU41は、CAM1を制御して、エンプティアドレス検索とともに、空き状態のワードメモリ21を確保する処理を開始させる。

[0028]

これによりCAM1は、空き状態のワードメモリ21(エンプティビットが「ワードメモリ21は空き状態である」旨を示すワードメモリ21)を検索するとともに、検索したワードメモリ21のアドレスのうち、優先度が最も高いアドレス(最も小さいアドレス)を検出し、アドレスHEAとして出力する処理(エンプティアドレス検索)を開始する。CAM1はまた、CPU41から適宜供給される、現時点のタイムスロットより前のタイムスロットの番号(タイムスタンプ)が格納されているワードメモリ21を検索するとともに、検索したワードメモリ21のエンプティビットを「ワードメモリ21は空き状態である」旨を表す論理値に変更する処理(所定のワードメモリ21の格納データを削除して、空き状態のワードメモリ21を確保する処理)を開始する。

[0029]

次に、ステップS2において、CPU41は、ポートコントローラ45よりバス46を介してネットワークフレームが入力されるまで待機し、それが入力されたとき、ステップS3に進む。

[0030]

ステップS3において、CPU41は、入力されたネットワークフレームを、 一旦パケットメモリ42に蓄積させるとともに、蓄積したネットワークフレーム のヘッダの部分からデータの転送先(送信先)を示すディスティネーションアド レスDAを抽出する。そしてCPU41は、CAM1を制御して、そのディスティネーションアドレスDAを検索データとするヒットアドレス検索を行わせる。

[0031]

なお、ネットワークフレームのヘッダ部分には、ディスティネーションアドレスDA、および送信元を示すソースアドレスSAなどが記憶されている。

[0032]

CAM1は、CPU41から供給された検索データ(いまの場合、アドレスDA)によるヒットアドレス検索を行う。CAM1は、そのヒットアドレス検索でアドレスHHAを検出できた場合、ヒットした旨を、CPU1に通知するとともに、アドレスHHAを、信号線44を介してRAM43に出力する。なお、送信先となる端末33のアドレスは、CAM1(CAMブロック13)のワードメモリ21に格納されているものとする。

[0033]

CPU41は、RAM43から、CAM1により検出されたアドレスHHAに 対応するメモリ領域に記憶されているポート番号を読み出す。

[0034]

次に、ステップS4において、CPU41は、ステップS3で読み出したポート番号に対応するポート47およびネットワーク32を介して、ステップS2で入力されたネットワークフレームを送信先の端末33に送信する。

[0035]

ステップS5において、CPU41は、パケットメモリ42に蓄積されたネットワークフレームから、送信元を示すソースアドレスSAを抽出するともに、CAM1を制御して、それを検索データとするヒットアドレス検索を行わせる。

[0036]

これによりCAM1は、CPU41からの検索データ(いまの場合、アドレス SA)に基づくヒットアドレス検索を行い、その結果を、CPU41に通知する [0037]

0

ステップS6において、CPU41は、CAM1からの通知に基づいて、アドレスHHAが検出されたか否かを判定し、検出されたと判定した場合(送信元のアドレスSAがワードメモリ21に格納されていた場合)、ステップS7に進む

[0038]

ステップS7において、CPU41は、CAM1を制御して、タイムスタンプを更新させる。これによりCAM1は、アドレスHHAに対応するワードメモリ21のタイムスタンプを、CPU41から供給される現時点のタイムスタンプに書き換える。このように送信元の端末33(中継器31を利用した端末33)のタイムスタンプが最新のものに書き換えられると、ステップS1の処理で、その端末33のネットワーク上のアドレスは削除されない。従ってステップS1の処理では、中継器31を最近利用しない端末33のアドレスが削除されて、空き状態のワードメモリ21が確保される。

[0039]

ステップS6で、アドレスHHAが検出されなかったと判定された場合、ステップS8に進み、CPU41は、CAM1を制御して、送信元のソースアドレスSAと現時点のタイムスタンプを格納させる。

[0040]

これによりCAM1は、ステップS1の処理で検出されたアドレスHEAのワードメモリ21 (空き状態のワードメモリ21)に、CPU41から供給されたソースアドレスSAと現時点のタイムスタンプを格納する。CPU41はこのとき、RAM43のアドレスHEAに対応するメモリ領域に、入力されたネットワークフレームのポート番号を記憶させる。

 $[0\ 0\ 4\ 1]$

ステップS7またはステップS8の処理がなされると、ステップS2に戻り、 それ以降の処理が繰り返し行われる。

[0042]

ところで、図3の例では、格納する格納データが、6個の端末33のネットワークアドレスとタイムスタンプであり、比較的少ないものであったが、中継する端末33の数が増え、格納データのデータ量が大きくなると(エントリの数が増えると)、1個のCAM1で管理することができなくなる。この場合、例えば、図7に示すように、複数のCAM1(図7の例の場合、4個のCAM1-1乃至1-4)がカスケード接続(詳細は後述する)されて利用される。なお、ここでは、CAM1-1乃至1-4全体を、適宜、接続CAM2と称する。

[0043]

接続CAM2を構成するCAM1-1乃至1-4の各ワードメモリ21のアドレスは、図8に示すように、CAM1-1からCAM1-4の順番で設定されている。すなわちCAM1単位でみれば、CAM1-1は、優先度が最も高いアドレスを有しており、CAM1-2は、CAM1-1に次ぐ優先度の、CAM1-3は、CAM1-2に次ぐ優先度の、そしてCAM1-4は、優先度が最も低いアドレスを有している。

[0044]

この場合も、エンプティアドレス検索またはヒットアドレス検索により接続C AM2全体として、1つのアドレスHHAまたはアドレスHEAが出力されるが、その検出については、CAM1は、結局、CAM1-1、CAM1-2、CAM1-3、そしてCAM1-4の順番の優先度(優先順位)を有していることになる。

[0045]

ここで接続CAM2の主な動作を説明する。接続CAM2がエンプティアドレス検索(図6のステップS1)を行う場合、各CAM1は、エンプティアドレス検索を行うとともに、その検索結果を、図7の信号線61に示すように、自分自身より優先度が低いCAM1に送信する。すなわちCAM1-1の検索結果は、CAM1-2(信号線61-3)、CAM1-3(信号線61-2)、およびCAM1-4(信号線61-1)に送信される。CAM1-2の検索結果は、CAM1-3(信号線61-5)、およびCAM1-4(信号線61-4)に送信される。CAM1-3の検索結果は、CAM1-4(信号線61-6)に送信され

る。

[0046]

そして各CAM1は、自分自身よりも優先度が高いCAM1の検索結果に応じて、アドレスHEAを検出して出力する。

[0047]

具体的には、CAM1-1は、優先度が最も高いので、自分自身のCAMブロック13から空き状態のワードメモリ21を検索することができた場合、検索したそのワードメモリ21のアドレスからアドレスHEAを検出して出力する。すなわちこの場合、CAM1-1のアドレスHEAが、接続CAM2のアドレスHEAとして出力される。

[0048]

CAM1-2は、CAM1-1により空き状態のワードメモリ21が検索されれば、自分自身のCAMブロック13から空き状態のワードメモリ21が検索されても、アドレスHEAを出力しない。一方CAM1-1により空き状態のワードメモリ21が検索されなかったとき、CAM1-3は、自分自身が検索した空き状態のワードメモリ21のアドレスからアドレスHEAを検出して出力する。すなわちこの場合、CAM1-2のアドレスHEAが、接続CAM2のアドレスHEAとして出力される。

[0049]

CAM1-3は、CAM1-1, 1-2のいずれかにより空き状態のワードメモリ21が検索されれば、自分自身のCAMブロック13から空き状態のワードメモリ21が検索されても、アドレスHEAを出力しない。一方CAM1-1, 1-2のいずれによっても空き状態のワードメモリ21が検索されなかったとき、CAM1-3は、自分自身が検索した空き状態のワードメモリ21のアドレスからアドレスHEAを検出して出力する。すなわちこの場合、CAM1-3のアドレスHEAが、接続CAM2のアドレスHEAとして出力される。

[0050]

CAM1-4は、CAM1-1, 1-2, 1-3のいずれかにより空き状態のワードメモリ 2 1 が検索されれば、自分自身のCAMブロック 1 3 から空き状態

のワードメモリ21が検索されても、アドレスHEAを出力しない。一方CAM 1-1, 1-2, 1-3のいずれによっても空き状態のワードメモリ21が検索 されなかったとき、CAM1-4は、自分自身が検索したワードメモリ21のア ドレスからアドレスHEAを検出して出力する。すなわちこの場合、CAM1-4のアドレスHEAが、接続CAM2のアドレスHEAとして出力される。

[0051]

このようにして接続CAM2全体のアドレスHEAが検出される。なお、このように検出されたアドレスHEAは、信号線44を介して、RAM43にも供給される。

[0052]

また、接続CAM2がヒットアドレス検索(図6のステップS5)を行う場合 、CAM1のそれぞれは、CPU41からの検索データ(ソースアドレスSA) に基づくヒットアドレス検索を行い、その検索結果を、図7に示す信号線71が 示すように、自分自身より優先度の高いCAM1、および優先度の低いCAM1 の両方に送信する(他のCAM1に送信する)。

[0053]

すなわちCAM1-1の検索結果は、CAM1-2(信号線71-3)、CAM1-3(信号線71-2)、およびCAM1-4(信号線71-1)に送信される。CAM1-2の検索結果は、CAM1-1(信号線71-3)、CAM1-3(信号線71-5)、およびCAM1-4(信号線71-4)に送信される。CAM1-3の検索結果は、CAM1-1(信号線71-2)、CAM1-2(信号線71-5)、およびCAM1-4(信号線71-6)に送信される。そしてCAM1-4の検索結果は、CAM1-1(信号線71-6)に送信される。そしてCAM1-4の検索結果は、CAM1-1(信号線71-6)に送信される。

[0054]

そして各CAM1は、自分自身より優先度の高いCAM1の検索結果に応じて、アドレスHHAを検出して出力する。

[0055]

具体的には、CAM1-1は、自分自身の検索の結果、ヒットした場合、CA

M1-2乃至CAM1-4での検索結果にかかわらず(それらにおいてヒットがあっても)、検索したワードメモリ21のアドレスからアドレスHHAを検出して出力する。

[0056]

CAM1-2は、CAM1-1がヒットすれば、自分自身がヒットしても、アドレスHHAを出力しない。一方、CAM1-1がミスヒットしたとき、CAM1-2は、自分自身が検索したワードメモリ 2 1 のアドレスからアドレスHHAを検出し出力する。

[0057]

CAM1-3は、CAM1-1, 1-2のいずれかがヒットすれば、自分自身がヒットしても、アドレスHHAを出力しない。一方CAM1-1, 1-2のいずれもがミスヒットしたとき、CAM1-3は、自分自身が検索したワードメモリ21のアドレスからアドレスHHAを検出し出力する。

[0058]

CAM1-4は、CAM1-1, 1-2, 1-3のいずれかがヒットすれば、自分自身がヒットしても、アドレスHHAを出力しない。一方CAM1-1, 1-2, 1-3のいずれもがミスヒットしたとき、CAM1-4は、自分自身が検索したワードメモリ 21のアドレスからアドレスHHAを検出し出力する。

[0059]

このようにして接続CAM2全体のアドレスHHAが検出される。なお、このように検出されたアドレスHHAは、信号線44を介して、RAM43にも供給される。

[0060]

また、接続CAM2は、全体として1つのアドレスHHAが検出され、そのアドレスHHAに対応するワードメモリ21のタイムスタンプを更新する場合(図6のステップS7)、上述したようにアドレスHHAを検出したCAM1が、そのアドレスHHAに対応するワードメモリ21のタイムスタンプを更新する。

$[0\ 0\ 6\ 1]$

また、接続CAM2は、全体としてアドレスHHAが検出されず、アドレスH

EAに、ソースアドレスSAと現時点のタイムスタンプを格納する場合(ステップS8)、上述したようにアドレスHEAを検出したCAM1が、そのアドレスHEAのワードメモリ21に、ソースアドレスSA等を格納する。

[0062]

このようにして、ヒットアドレス検索(ステップS5)、およびその検索結果に基づくタイムスタンプの更新(ステップS7)またはソースアドレスSA等の格納が行われる(ステップS8)。なお、以下において、この3つの処理をまとめて、適宜、オートストア処理と称する。

[0063]

【特許文献】

特開平10-255485号公報

[0064]

【発明が解決しようとする課題】

しかしながら、図7に示したCAM1と信号線71は、図9に示すように複雑に接続されている。

[0065]

この接続のために、各CAM1には、1個の出力端子81、3個の入力端子82A乃至82C、および3個の入力端子83A乃至83Cが設けられている。出力端子81からは、ヒットアドレス検索の結果が出力され、入力端子82には、自分自身より優先度が高いCAM1でのヒットアドレス検索結果が入力され、入力端子83には、自分自身より優先度が低いCAM1でのヒットアドレス検索結果が入力される。

[0066]

個々のCAM1について説明する。CAM1-1の出力端子81-1は、CAM1-2,1-3,1-4の入力端子82-2C,82-3C,82-4Cに接続され、CAM1-1でのヒットアドレス検索の結果(論理値1または0)をそれらに出力する。CAM1-1より優先度が高いCAM1が存在しないので、CAM1-1の入力部端子82-1A乃至82-1Cは、その入力を無視するためにプルアップされている。入力端子83-1A、83-1B、83-1Cは、C

AM1-2, 1-3, 1-4 の出力端子 81-2, 81-3, 81-4 に接続され、そこでの検索結果を入力する。

[0067]

CAM1-2の出力端子81-2は、CAM1-1, 1-3, 1-4の入力端子83-1A, 82-3B, 82-4Bと接続され、CAM1-2でのヒットアドレス検索の結果(論理値1または0)をそれらに出力する。入力端子82-2 Cは、CAM1-1の出力端子81-1に接続され、そこでの検索結果を入力する。CAM1-2より優先度が高いCAM1は、CAM1-1だけなので、余った入力端子82-2A, 82-2Bは、その入力を無視するためにプルアップされている。入力端子83-2B, 83-2Cは、CAM1-3, 1-4の出力端子81-3, 81-4に接続され、そこでの検索結果を入力する。CAM1-2より優先度が低いCAM1は、CAM1-3, 1-4だけなので、余った入力端子83-2Aはその入力を無視するためにプルアップされている。

[0068]

CAM1-3の出力端子81-3は、CAM1-1, 1-2, 1-4の入力端子83-1B, 83-2B, 82-4Aと接続され、CAM1-3での検索結果をそれらに出力する。入力端子82-3B, 82-3Cは、CAM1-2, 1-10出力端子81-2, 81-1に接続され、そこでの検索結果を入力する。CAM1-3より優先度が高いCAM1は、CAM1-1, 1-2だけなので、余った入力部端子82-3Aは、その入力を無視するためにプルアップされている。入力端子83-3Cは、CAM1-4の出力端子81-4に接続され、そこでの検索結果を入力する。CAM1-3より優先度が低いCAM1は、CAM1-4だけなので、余った入力端子83-3A, 83-3Bは、その入力を無視するためにプルアップされている。

[0069]

CAM1-4の出力端子81-4は、CAM1-1, 1-2, 1-3の入力端子83-1C, 83-2C, 83-3Cと接続され、CAM1-4での検索結果をそれらに出力する。入力端子82-4A, 82-4B, 82-4Cは、CAM1-3, 1-2, 1-1の出力端子81-3, 81-2, 81-1に接続され、

そこでの検索結果を入力する。CAM1-4より優先度が低いCAM1は存在しないので、入力端子83-4A乃至83-4Cは、その入力を無視するためにプルアップされている。

[0070]

CAM1は、入力端子82A,82B,82Cのすべてに論理値1の信号が入力されたとき(自分自身より優先度が高いCAM1がミスヒットしたとき)、自分自身が検索したワードメモリ21のアドレスからアドレスHHAを検出し、そのアドレスHHAのワードメモリ21のタイムスタンプを更新する。

[0071]

またCAM1は、接続CAM2全体としてミスヒットしたとき(各CAM1の入力端子82,83のすべてに論理値1の信号が入力されたとき)、検出したアドレスHEAのワードメモリ21に、アドレスSA等の格納を行う。

[0072]

なお、各CAM1の出力端子81の出力は、および入力端子82,83の入力は、図10に示すように、制御部17により制御されている。

[0073]

このように、従来では、自分自身より優先度が高いCAM1、および自分自身より優先度が低いCAM1からの検索結果を入力する入力端子82および入力端子83がそれぞれ別個に設けられているので(接続CAM2を構成するCAM1の数より1つ少ない数(図9の例では、3(=4-1))個分の入力端子82と83がそれぞれ設けられているので)、それらとCAM1の出力端子1との接続が複雑になり、接続CAM2の構成が煩雑になる課題があった。

[0074]

なお、オープンドレイン方式、各CAM1での検索結果を把握することも可能 であるが、その処理を迅速に行うことができない。

[0075]

本発明はこのような状況に鑑みてなされたものであり、オートストア処理を行う接続CAM2の接続を簡単なものにするものである。

[0076]

【課題を解決するための手段】

本発明の検索装置は、自分自身が有する記憶部から、検索データに対応する記 憶部を検索する検索手段と、他の検索装置に対する初期信号の出力を制御する第 1の出力制御手段と、検索手段により検索データに対応する記憶部が検索された か否かを表す検索結果信号の他の検索装置に対する出力を制御する第2の出力制 御手段と、他の検索装置に接続され、他の検索装置からの検索結果信号または初 期信号を入力するN個の第1の入力手段と、基準信号を入力する第2の入力手段 と、初期信号と基準信号が、所定の優先順位に応じて配置された優先順位信号を 取得する取得手段と、優先順位信号に基づいて、基準信号に対応する優先順位よ り高い優先順位の初期信号を入力した第1の入力手段を検出する検出手段と、検 出手段により検出された第1の入力手段により入力された検索結果信号の内容に 応じて、検索手段により検索された記憶部から、所定の記憶部を検出し、検索シ ステム全体の検索結果として出力する出力手段と、第1の入力手段により入力さ れた検索結果信号に基づいて、他の検索装置のすべてにおいて検索データに対応 する記憶部が検索されなかったことを判定し、他の検索装置のすべてにおいて検 索データに対応する記憶部が検索されなかったとき、所定の処理を実行する実行 手段とを備えることを特徴とする。

[0077]

本発明の検索方法は、自分自身が有する記憶部から、検索データに対応する記憶部を検索する検索手段と、他の検索装置に対する初期信号の出力を制御する第1の出力制御手段と、検索手段により検索データに対応する記憶部が検索されたか否かを表す検索結果信号の他の検索装置に対する出力を制御する第2の出力制御手段と、他の検索装置に接続され、他の検索装置からの検索結果信号または初期信号を入力するN個の第1の入力手段と、基準信号を入力する第2の入力手段とを備え、N個の他の検索装置と接続されて、検索システムを構成する検索装置の検索方法において、初期信号と基準信号が、所定の優先順位に応じて配置された優先順位信号を取得する取得ステップと、優先順位信号に基づいて、基準信号に対応する優先順位より高い優先順位の初期信号を入力した第1の入力手段を検出する検出ステップと、検出ステップの処理で検出された第1の入力手段により

入力された検索結果信号の内容に応じて、検索ステップの処理で検索された記憶部から、所定の記憶部を検出し、検索システム全体の検索結果として出力する出力ステップと、第1の入力手段により入力された検索結果信号に基づいて、他の検索装置のすべてにおいて検索データに対応する記憶部が検索されなかったことを判定し、他の検索装置のすべてにおいて検索データに対応する記憶部が検索されなかったとき、所定の処理を実行する実行ステップとを含むことを特徴とする

[0078]

本発明の記録媒体のプログラムは、自分自身が有する記憶部から、検索データ に対応する記憶部を検索する検索手段と、他の検索装置に対する初期信号の出力 を制御する第1の出力制御手段と、検索手段により検索データに対応する記憶部 が検索されたか否かを表す検索結果信号の他の検索装置に対する出力を制御する 第2の出力制御手段と、他の検索装置に接続され、他の検索装置からの検索結果 信号または初期信号を入力するN個の第1の入力手段と、基準信号を入力する第 2の入力手段とを備え、N個の他の検索装置と接続されて、検索システムを構成 する検索装置のプログラムであって、初期信号と基準信号が、所定の優先順位に 応じて配置された優先順位信号を取得する取得ステップと、優先順位信号に基づ いて、基準信号に対応する優先順位より高い優先順位の初期信号を入力した第1 の入力手段を検出する検出ステップと、検出ステップの処理で検出された第1の 入力手段により入力された検索結果信号の内容に応じて、検索ステップの処理で 検索された記憶部から、所定の記憶部を検出し、検索システム全体の検索結果と して出力する出力ステップと、第1の入力手段により入力された検索結果信号に 基づいて、他の検索装置のすべてにおいて検索データに対応する記憶部が検索さ れなかったことを判定し、他の検索装置のすべてにおいて検索データに対応する 記憶部が検索されなかったとき、所定の処理を実行する実行ステップとを含むこ とを特徴とする。

[0079]

本発明のプログラムは、自分自身が有する記憶部から、検索データに対応する 記憶部を検索する検索手段と、他の検索装置に対する初期信号の出力を制御する 第1の出力制御手段と、検索手段により検索データに対応する記憶部が検索され たか否かを表す検索結果信号の他の検索装置に対する出力を制御する第2の出力 制御手段と、他の検索装置に接続され、他の検索装置からの検索結果信号または 初期信号を入力するN個の第1の入力手段と、基準信号を入力する第2の入力手 段とを備え、N個の他の検索装置と接続されて、検索システムを構成する検索装 置のプログラムであって、初期信号と基準信号が、所定の優先順位に応じて配置 された優先順位信号を取得する取得ステップと、優先順位信号に基づいて、基準 信号に対応する優先順位より高い優先順位の初期信号を入力した第1の入力手段 を検出する検出ステップと、検出ステップの処理で検出された第1の入力手段に より入力された検索結果信号の内容に応じて、検索ステップの処理で検索された 記憶部から、所定の記憶部を検出し、検索システム全体の検索結果として出力す る出力ステップと、第1の入力手段により入力された検索結果信号に基づいて、 他の検索装置のすべてにおいて検索データに対応する記憶部が検索されなかった ことを判定し、他の検索装置のすべてにおいて検索データに対応する記憶部が検 索されなかったとき、所定の処理を実行する実行ステップとを含む処理をコンピ ユータに実行させることを特徴とする。

[0800]

本発明の検索装置および方法、並びにプログラムにおいては、検索データに対応する記憶部が検索され、他の検索装置に対する初期信号の出力が制御され、検索データに対応する記憶部が検索されたか否かを表す検索結果信号の他の検索装置に対する出力が制御され、他の検索装置に接続され、他の検索装置からの検索結果信号または初期信号が入力され、基準信号が入力され、初期信号と基準信号が、所定の優先順位に応じて配置された優先順位信号が取得され、優先順位信号に基づいて、基準信号に対応する優先順位より高い優先順位の初期信号を入力した第1の入力手段が検出され、検出された第1の入力手段により入力された検索結果信号の内容に応じて、検索された記憶部から、所定の記憶部が検出され、検索システム全体の検索結果として出力され、第1の入力手段により入力された検索結果信号に基づいて、他の検索装置のすべてにおいて検索データに対応する記憶部が検索されなかったことが判定され、他の検索装置のすべてにおいて検索デ

ータに対応する記憶部が検索されなかったとき、所定の処理が実行される。

[0081]

【発明の実施の形態】

図11は、本発明を適用した接続CAM101を利用する中継器31の構成例を示している。図11中の他の部分は、図7の中継器31の場合と同様であるので、その部分には、図7における場合と同じ符号を付し、その説明を省略する。

[0082]

接続CAM101を構成するCAM111-1乃至111-4の各ワードメモリ21は、図8に示したように、図7に示すCAM1-1乃至CAM1-4と同様の構成を有している。すなわちエンプティアドレス検索またはヒットアドレス検索におけるアドレスHHAまたはアドレスHEAの検出については、CAM1は、CAM1-1、CAM1-2、CAM1-3、そしてCAM1-4の順番の優先度(優先順位)を有している。

[0083]

図12は、接続CAM101がオートストア処理を行うための接続例(図11に示す信号線71の具体的な接続例)を示す。この接続のために、各CAM111には、1個の出力端子121と、4個の入力端子122A, 122B, 122C, 122Dが設けられている。

$[0\ 0\ 8\ 4]$

4個の入力端子122の中の、CAM111の優先順位に応じた1個(この例の場合、CAM111-1では入力端子122-1D、CAM111-2では入力端子122-2C、CAM111-3では入力端子122-3B、CAM111-4では入力端子122-4A)は、常に論理値0が入力されるように、プルダウンされている。また入力端子122の中の他の3個は、他のCAM111の出力端子121に接続されている。

[0085]

個々のCAM111について説明する。CAM111-1の出力端子121-1は、CAM111-2, 111-3, 111-4の入力端子122-2D, 122-3D, 122-4Dに接続され、CAM111-1でのヒットアドレス検

索の結果(論理値1または0)を出力する。CAM111-1の入力端子122-1A, 122-1B, 122-1Cは、CAM111-4, 111-3, 111-2の出力端子121-4, 121-3, 121-2に接続され、そこでの検索結果を入力する。CAM111-1の入力端子121-1Dは、プルダウンされている。

[0086]

CAM111-2の出力端子121-2は、CAM111-1, 111-3, 111-4の入力端子122-1C, 122-3C, 122-4Cに接続され、CAM111-2での検索の結果を出力する。CAM111-2の入力部端子122-2A, 122-2B, 122-2Dは、CAM111-4, 111-3, 111-1の出力端子121-4, 121-3, 121-1に接続され、そこでの検索結果を入力する。CAM111-2の入力端子121-2Cは、プルダウンされている。

[0087]

CAM111-3の出力端子121-3は、CAM111-1, 111-2, 111-4の入力端子122-1B, 122-2B, 122-4Bに接続され、CAM111-3での検索の結果をそれらに出力する。CAM111-3の入力端子122-3A, 122-3C, 122-3Dは、CAM111-4, 111-2, 111-1の出力端子121-4, 121-2, 121-1に接続され、そこでの検索結果を入力する。CAM111-3の入力端子122-3Bは、プルダウンされている。

[0088]

CAM111-4の出力端子121-4は、CAM111-1, 111-2, 111-3の入力端子122-1A, 122-2A, 122-3Aに接続され、CAM111-4での検索の結果をそれらに出力する。CAM111-4の入力部端子122-4B, 122-4C, 122-4Dは、CAM111-3, 111-2, 111-1の出力端子121-3, 121-2, 121-1に接続され、そこでの検索結果を入力する。CAM111-4の入力端子121-4Aは、プルダウンされている。

[0089]

ここで接続CAM101がオートストア処理(ヒットアドレス検索を行い、その検索結果に応じてアドレスHHAのワードメモリ21のタイムスタンプを更新し、またはアドレスHEAのワードメモリ21にソースアドレスSA等を格納する処理)を行う場合の各CAM111の動作を、図14のフローチャートを参照して説明する。

[0090]

ステップS11において、各CAM111は、オートストア処理を開始するのに先立ち、そのとき入力端子122A, 122B, 122C, 122Dからの初期信号および論理値0の信号より構成される入力信号 [ABCD] より、自分自身より優先度の高いCAM111からの出力を入力する入力端子122を認知する。

[0091]

具体的には、各CAM111には、CPU41から、図13に示すクロックCSと、リセット信号PSが入力されるが、CAM111は、リセットが解除されて最初のクロックCSの立ち上がるタイミングで(図中、縦の点線で示されているタイミングで)、論理値1に相当する初期信号FSを、出力端子121から出力する。

[0092]

その結果このとき、例えば、CAM111-1には、入力信号 [11110] が入力される。すなわち入力端子122-1Aには、論理値1の初期信号FS4(CAM111-4の出力端子121-4からの出力)が、入力端子122-1Bには、論理値1の初期信号FS3(CAM111-3の出力端子121-3からの出力)が、入力端子122-1Cには、論理値1の初期信号FS2(CAM111-2の出力端子121-2からの出力)が、そして入力端子122-1Dには、論理値10の信号122-10には、論理値132-10の信号122-10には、論理値132-10の信号122-10には、論理値132-10の信号122-10には、論理値132-10の信号132-10の信号132-10の出力)が、そして入力端子122-110には、論理値132-10の信号132-10の信号132-10には、論理値132-10の信号132-10の信号132-10には、論理値132-10の信号132-10には、論理値132-10の信号132-10には、論理値132-10の信号132-10の信号132-10には、論理値132-10の信号132-10には、論理値132-10の信号132-10には、論理値132-10の信号132-10には、論理値132-10の信号132-10には、論理値132-10の信号132-10には、論理値132-10の信号132-10には、論理値132-10の信号132-10には、論理値132-10の信号132-10の信号132-10には、論理値132-10の信号132-10の信号132-10には、論理値132-10の信号132-10の信号132-10には、論理値132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の信号132-10の出力

[0093]

同様に、CAM1111-2、CAM1111-3、およびCAM1111-4のそれぞれには、入力信号 [1101]、入力信号 [1011]、および入力信号 [

0111] が入力される。

[0094]

すなわちリセット時の入力信号 [ABCD] は、CAM111の優先順位に対応した位置に0が配置された、CAM111固有の信号となる。

[0095]

このようにリセット時の入力信号 [ABCD] が入力されると、各CAM111は、その入力信号 [ABCD] の "0"より下位のビットを提供する入力端子122を、自分自身より優先度が高いCAM111からの出力を入力するものと認知する。

[0096]

具体的には、CAM111-1は、リセット時に、入力信号 [1110] が入力され、"0"より下位のビットが存在しないので、この場合、自分自身が優先度の最も高いCAM111であることを認知する。

[0097]

CAM111-2は、リセット時に、入力信号 [1101] が入力されるので、"0"より下位のビットを提供する入力端子122-2 Dが、CAM111-2より優先度が高いCAM111 (CAM111-1) からの出力を入力するものであることを認知する。

[0098]

CAM111-3は、リセット時に、入力信号 [1011] が入力されるので、"0"より下位のビットを提供する入力端子122-3C, 122-3Dが、CAM111-3より優先度が高いCAM111 (CAM111-1, 111-2) からの出力を入力するものであることを認知する。

[0099]

CAM111-4は、リセット時に、入力信号 [0111] が入力されるので、値0より下位のビットを提供する入力端子122-4B, 122-4C, 122-4Dが、自分自身より優先度が高いCAM111 (CAM111-1, 111-2, 111-3) の出力を入力するものであることを認知する。

[0100]

このように自分自身より優先度の高いCAM111からの出力を入力する入力 端子122を認知すると、ステップS12において、図15にまとめて示すよう に、その認知結果に基づいて、各CAM111は、オートストア処理を行う。

[0101]

具体的には、CAM111-1は、自分自身の検索の結果、ヒットした場合、 入力端子122-1A乃至122-1Cからの入力内容に関係なく(CAM111-2乃至111-4での検索結果に関係なく)、ヒットしたワードメモリ21のアドレスからアドレスHHAを検出し、そのアドレスHHAのワードメモリ21のタイムスタンプを更新する。

[0102]

CAM111-2は、入力端子122-2Dからの入力が論理値1であり(CAM111-1がミスヒットし)、自分自身がヒットしたとき、ヒットしたワードメモリ21のアドレスからアドレスHHAを検出し、そのアドレスHHAのワードメモリ21のタイムスタンプを更新する。

[0103]

CAM111-3は、入力端子122-3C, 122-3Dからの入力が論理値1であり(CAM111-2, 111-1がミスヒットし)、自分自身がヒットしたとき、ヒットしたワードメモリ21のアドレスからアドレスHHAを検出し、そのアドレスHHAのワードメモリ21のタイムスタンプを更新する。

$[0\ 1\ 0\ 4]$

CAM111-4は、入力端子122-4B, 122-4C, 122-4Dからの入力が論理値1であり(CAM111-3, 111-2, 111-1がミスヒットし)、自分自身がヒットしたとき、ヒットしたワードメモリ21のアドレスからアドレスHHAを検出し、そのアドレスHHAのワードメモリ21のタイムスタンプを更新する。

[0105]

従って、例えば、CAM111-3, 111-4のみがヒットした場合、CAM111-4は、入力端子122-4Bからの入力が論理値0であるので、上位のCAM111-3がヒットしていると認識し、自分自身がヒットしても、ヒッ

トしたワードメモリ21のアドレスからアドレスHHAを検出し、そのアドレス HHAのワードメモリ21のタイムスタンプを更新することはしない。

[0106]

一方、CAM111-3は、入力端子122-3C, 122-3Dからの入力が論理値1であるので、上位のCAM111-2, 111-1がミスヒットしていると認識し、自分がヒットしたワードメモリ21のアドレスからアドレスHH Aを検出し、そのアドレスHHAのワードメモリ21のタイムスタンプを更新する。

[0107]

また、接続CAM101全体としてミスヒットしたとき、アドレスHEAを検出したCAM111は、そのアドレスHEAにソースアドレスSA等を格納する。なお、接続CAM101全体としてミスヒットしたか否かは、入力端子122A、122B、122C、122Dからの入力の論理和を採ることで認知することができる。

[0108]

図16は、CAM111の構成例を示している。このCAM111には、図10に示す制御部17に代えて、制御部131が設けられ、出力端子81、入力端子82A乃至82C、および入力端子83A乃至83Cに代えて、出力端子121および入力端子122A乃至122Dが設けられている。他の部分は、図10における場合と同じなので、同一の符号を付し、その説明は省略する。

[0109]

図17は、図16の制御部131の構成例を示している。入力端子122A乃至122Dから入力された入力信号 [ABCD] は、デバイスID変換回路201に入力される。デバイスID変換回路201は、入力された入力信号 [ABCD] を、図18に示すような変換デーブルTを参照して、入力信号 [ABCD] に対応するデバイスIDを検出し、デバイスIDレジスタ202に出力する。

[0110]

書き込み制御回路203には、制御部131に供給されたクロックCSおよび リセット信号PSが入力される。書き込み制御回路203は、デバイスIDレジ スタ202を制御して、図13を参照して説明したように、リセット信号PSが入力され、それが解除された後、最初にクロックCSが立ち上がるタイミングでデバイスID変換回路202から入力されたデバイスIDを記憶させる。デバイスIDレジスタ202は、書き込み制御回路202からの指示に従って、デバイスID変換回路201からのデバイスIDを記憶し、適宜、プライオリティ管理回路204に出力する。

[0111]

プライオリティ管理回路 2 0 4 には、入力端子 1 2 2 A 乃至 1 2 2 D からの入力信号 [ABCD]、デバイス I D レジスタ 2 0 2 からのデバイス I D、C A M ブロック 1 3、並びに C P U 4 1 からのクロック C S と リセット信号 P S がそれぞれ入力される。

[0112]

ヒットアドレス検索開始時にCPU41から、リセット信号PSが入力されると、プライオリティ管理回路204は、図13に示したタイミングで、初期信号FS(論理値1)を出力端子121から出力する。なお、このとき書き込み制御回路203は、デバイスIDレジスタ202を制御して、そのときデバイスIDを記憶させる。

[0113]

その後プライオリティ管理回路204は、デバイスIDレジスタ202からデバイスIDを取得するとともに、そのデバイスID(入力信号 [ABCD])から、自分自身より優先度が高いCAM111からの出力を入力する入力端子122を認知し、上述したように、それからの入力内容に応じたオートストア処理を行う。

$[0\ 1\ 1\ 4]$

なお、本明細書において、記録媒体により提供されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

[0115]

【発明の効果】

本発明によれば、簡単な接続で、複数のCAMを適切に利用することができる

【図面の簡単な説明】

【図1】

CAMの構成例を示すブロック図である。

図2

図1のCAMのワードメモリの構成例を示す図である。

【図3】

中継器の構成例を示すブロック図である。

【図4】

図3のCAMのワードメモリの構成例を示す図である。

【図5】

タイムスタンプを説明する図である。

[図6]

図3のCAMの動作を説明するフローチャートである。

【図7】

中継器の他の構成例を示すブロック図である。

【図8】

図7のCAMのワードメモリの構成例を示す図である。

【図9】

図7のCAMの接続例を示す図である。

【図10】

図9のCAMの構成例を示すブロック図である。

【図11】

本発明を適用したCAMを利用する中継器の構成例を示すブロック図である。

【図12】

図11のCAMの接続例を示す図である。

【図13】

入力信号を説明する図である。

【図14】

図11のCAMの動作を説明するフローチャートである。

【図15】

図11のCAMのオートストア処理を説明する図である。

【図16】

図12のCAMの構成例を示すブロック図である。

【図17】

図16の制御部の構成例を示すブロック図である。

【図18】


デバイスIDを説明する図である。

【符号の説明】


101 接続CAM, 111 CAM, 121 出力端子, 122 入力端子, 131 制御部, 201 デバイスID変換回路, 202 デバイスIDレジスタ, 203 書き込み制御回路, 204 プライオリティ管理回路

【書類名】図面

【図1】




【図2】




【図3】


図3




【図4】




【図5】



【図6】




【図7】




【図8】

図8




【図9】




【図10】

図10




【図11】

図11




【図12】




【図13】

図13



【図14】




【図15】

<u>図</u>


入力信号[ABCD]	如 理
[1110]	インターナルヒット
[1101]	入力信号[D]!=0 && インターナルヒット
[1011]	入力信号[C]!=0 && 入力信号[D]!=0 && インターナルヒット
[0111]	入力信号[B]!=0 && 入力信号[C]!=0 && 入力信号[D]!=0 && インターナルヒット

【図16】

図16



【図17】



【図18】

図18

入力信号 [ABCD]	デバイスID
[1110]	0
[1101]	1
[1011]	2
[0111]	. 3

【書類名】 要約書

【要約】

【課題】 複数のCAMによるオートストア処理を容易に行うことができるようにする。

【解決手段】 各CAM111には、1個の出力端子121と、4個の入力端子122A乃至122Dが設けられている。4個の入力端子122の中の、CAM111の優先度に応じた1個は、常に論理値0が入力されるように、プルダウンされている。また入力端子122の中の他の3個は、他のCAM111の出力端子に接続されている。各CAM111は、オートストア処理を開始するのに先立ち、そのとき入力端子122A乃至122Dからの初期信号および論理値0より構成される入力信号 [ABCD] より、自分自身より優先度の高いCAM111からの出力を入力する入力端子122を認知する。各CAM111は、その認知結果に基づいて、オートストア処理を行う。

【選択図】 図12

特願2003-116596

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社